[Ep. 1] 웨이퍼 제조 공정(Wafering)

 우리는 프롤로그를 통해서 반도체 8대 공정에 관하여 가볍게 훑어보았습니다.  이전 글을 통해서 반도체 공정의 중요성과 각 공정들의 간략한 개념과 진행과정을 가볍게 머릿속에 채울 수 있었으면 좋겠습니다.
(이전 글을 보고 싶으시다면)

[Prologue] 진짜 하루만에 이해하는 반도체 산업

 

1. 웨이퍼 제조(Wafering)

 반도체 8대 공정 중 가장 첫 번째 공정인 웨이퍼 제조 공정은 우리에게 익숙한 반도체 회사인 삼성전자나 SK 하이닉스에서 운용하지 않습니다. 웨이퍼를 전문적으로 생산하는 업체가 있으며, 이 업체들의 웨이퍼를 삼성전자나 SK 하이닉스와 같은 기업이 구입하여 반도체 칩을 양산하게 됩니다.
 우리가 집을 짓는다고 가정을 하면, 집을 지을 땅이 필요합니다. 이때 집을 짓기 위해서 아무 땅 위에서 막 짓지 않고, 기초공사도 하지 않은 채 집을 짓지 않듯이, 반도체를 만들 때도 토대가 되는 땅인 웨이퍼가 필요하며, 웨이퍼의 기초공사를 진행해야 합니다.

웨이퍼(Wafer)

 
 Si(실리콘, 규소)는 지구의 지각을 구성하는 물질 중 27.7%를 차지하는 원소로 쉽게 구할 수 있으며, 값이 저렴합니다. 주변에서 흔히 볼 수 있는 모래에 웨이퍼를 구성하는 데 필요한 Si가 다량 함유되어 있습니다. 웨이퍼를 Si으로 구성하는 이유는 원하는 영역에만 전기를 흐를 수 있도록 조절하기 쉽고, 안정된 구조의 산화막을 형성할 수 있으며, 녹는점(1414 ℃ )이 높아 고온의 반도체 공정에서 사용할 수 있기 때문입니다.
 대부분의 금속은 자연에서 산소와 결합한 산화물 형태로 존재합니다. Si 또한 모래에서 SiO2(이산화규소)로 되어 있는데, 이를 탄소(C)와 1800 ℃에서 반응시켜 순도 99%, MGS(Metallurgical Grade Silicon; 금속 급 실리콘)를 만듭니다.

1차적으로 MGS를 얻는 과정

 순도 99%면 충분히 깨끗하다고 할 수도 있지만, 웨이퍼 재료로 사용하기에는 불순물이 많은 상태입니다. 그러므로 2차 정제 과정을 거쳐 순도 99.999999999% 정도의 EGS(Electronic Grade Silicon; 전자 소자 급 실리콘)를 얻을 수 있습니다.
 

MGS를 Trichlorosilane으로 변환

 

Trichlorosilane을 통해 EGS를 형성

 일련의 과정을 거쳐 전자 소자 급 실리콘을 만들어도 Si의 원자 배열이 고르지 않기 때문에(다결정질; Polycrystaline) 이러한 상태에서는 반도체마다 동일한 특성을 갖기 어렵습니다. 그러므로 Si를 아래 그림처럼 정해진 규칙대로 고르게 배열된 상태인 단결정(Crystalline)으로 만들어주어야 합니다.

(a) 반도체 웨이퍼로 요구되는 상태, (b) 비정질, 유리가 대표적인 예, (c) 정제 과정을 마친 EGS의 원자배열 상태

 

Czochralski Method

 
Polycrystalline Si을 Crystalline으로 만드는 방법은 폴란드의 화학자, 초크랄스키(J. Czochralski)가 발명한 Czochralski Method(CZ법; 초크랄스키법)이 대표적입니다. 먼저, EGS와 붕소(B), 인(P), 비소(As)와 같은 도핑 원소를 Furnace에 넣어 1500 ℃ 이상의 온도로 가열하여 액체 상태로 만듭니다. 이후, 웨이퍼의 원자 배열 상태를 결정하는 씨앗인 Seed를 줄 끝에 매달아 액체 상태의 실리콘 표면에 콕 찍어 접촉시킵니다. 시드를 회전시키면서 천천히 위로 끌어올리면 액체 실리콘이 Seed를 따라 천천히 굳어지며 Crystalline Si Ingot이 만들어지게 됩니다. 
 
 
 

Si Ingot(잉곳)

 
 그림에서 알 수 있듯이 Si Ingot에는 직경이 균일하지 않은 부분은 상품성이 없는 부분으로 몸통을 제외한 상품성이 없는 부분을 제거하는 과정을 거치며 이를 트리밍(Trimming)이라고 합니다. 트리밍을 거치면 직경이 일정한 몸통만 남게 되며, 이를 다시 얇은 원판 형태로 써는 과정을 소잉(Sawing)이라고 하며, 다이아몬드 가루가 붙어있는 쇠줄 와이어(Wire)를 톱으로 사용하게 됩니다. 
 아무리 반듯이 자르더라도 실리콘 원판의 표면에는 와이어의 흔적이 남아있기 마련이고, 결함이 없던 실리콘 원판의 표면은 결정 결함이 생기게 되며, 특히 가장자리 부분이 결정 결함이 많은 직각의 모양을 가져 작은 충격에도 쉽게 깨질 수 있게 됩니다. 그래서 소잉이 끝난 후 실리콘 원판의 가장자리를 둥글게 만들어주는 엣지 라운딩(Edge Rounding) 공정을 거쳐 깨질 위험을 줄여주게 됩니다. 다음으로는 울퉁불퉁한 표면을 고르게 갈아주는 래핑(Lapping)을 진행하고, 물리적으로 표면을 갈아 손상된 표면을 화학적인 방식으로 녹여서 제거하는 에칭(Etching) 공정을 진행합니다. 에칭 공정을 거치더라도 원자 단위로 보면 아직도 표면이 울퉁불퉁합니다. 그래서 원판 표면을 원자 단위에서 평탄하게 만들어주는 폴리싱(Polishing) 공정을 통해 연마 웨이퍼(Polished Wafer)가 완성됩니다.

*후에 폴리싱(또는 CMP)에 관해 조금 더 구체적인 글을 준비해보도록 하겠습니다.

Polished Wafer

 Si Wafer는 면적을 넓히는 방향으로 발전해 왔습니다. Wafer 면적이 넓을수록 하나의 웨이퍼에서 만들 수 있는 반도체 제품 개수가 늘어나기 때문입니다. 웨이퍼의 직경은 1960년대 0.72 in(20 mm)에서 시작하여 1970년대 4 in(100 mm), 1980년대 6 in(150 mm), 1990년대 8 in(200 mm), 2000년대 12 in(300 mm)로 점차 커졌습니다. 현재는 12 in(300 mm) 크기의 웨이퍼가 주축을 이룬 상태입니다. 8 in 웨이퍼는 12 in 웨이퍼보다 4 in 짧지만, 면적은 2.25배 작기 때문에 장당 칩 개수 또한 2.25배나 차이나게 됩니다. 이러한 효율성으로 인해 2010년대 초반, 18 in(450 mm) 웨이퍼가 개발되어 테스트까지 진행된 바 있습니다. 하지만 2010년대 이후 급격히 진행된 선폭 미세화로 12 in 웨이퍼 내에서도 충분한 수의 실리콘 칩을 제작할 수 있게 되었고, 반도체 제조 시설 입장에서도 더 큰 직경의 웨이퍼 생산을 위해 천문학적인 비용을 투자할 이유가 없기에 현재는 12 in 웨이퍼가 쓰이고 있습니다. 
 
 다음 글은 2번 공정인 산화 공정(Oxidation)이 되겠습니다. 실리콘 웨이퍼의 변천사에 관해 더 자세한 글을 원하시는 분은 아래 블로그를 참고해주세요.

[Ep. 2] 산화 공정(Oxidation)

 

웨이퍼(Wafer)에도 트렌드가 있을까요?

 
[교재] 

 
해당 글은 왼쪽 책을 교재로 하여 제작된 글입니다.
반도체 산업에 관해 더 자세한 내용을 살펴보고 싶으신 분은
가까운 도서관이나 서점을 통해 책을 봐주세요.
 
저자: 박진성
출판: 티더블유아이지
2023.02.06